지난 글에서 EUV 리소그래피로 웨이퍼 위에 나노미터 단위 회로 패턴을 새기는 과정을 살펴봤다면, 이번에는 그 패턴이 실제로 어떤 트랜지스터 구조를 만드는지 다룹니다. 3나노 이하 공정에서 업계가 주목하는 핵심 소자 구조가 바로 **GAA(Gate-All-Around)**입니다.
트랜지스터, 왜 구조가 중요한가
트랜지스터는 전류의 흐름을 제어하는 스위치 역할을 합니다. 게이트(Gate)가 전류가 흐르는 통로인 채널을 얼마나 잘 감싸고 제어하느냐에 따라 누설 전류와 성능이 결정됩니다. 회로가 미세화될수록 채널이 짧아지면서 게이트가 전류를 제대로 통제하지 못하는 “누설 전류” 문제가 심각해지는데, 이를 해결하기 위해 트랜지스터 구조 자체가 계속 진화해왔습니다.
기존 구조: 플래너(Planar)에서 핀펫(FinFET)으로
초기 트랜지스터는 게이트가 채널의 한쪽 면만 덮는 평면형(Planar) 구조였습니다. 이후 미세화가 진행되며 채널을 지느러미(Fin) 모양으로 세워 게이트가 3면을 감싸도록 한 핀펫(FinFET) 구조가 등장해 10나노급 공정까지 표준으로 자리잡았습니다. 핀펫은 플래너 대비 게이트 제어력을 크게 높였지만, 공정이 3나노급으로 좁아지면서 다시 한계에 부딪혔습니다.
GAA(Gate-All-Around)의 구조와 원리
GAA는 이름 그대로 게이트가 채널을 4면 모두, 즉 완전히 둘러싸는 구조입니다. 채널을 얇은 나노시트(Nanosheet) 또는 나노와이어 형태로 여러 겹 쌓고, 그 사이사이를 게이트 물질이 완전히 감싸도록 만듭니다. 이렇게 하면 게이트의 전류 제어력이 극대화되어 누설 전류를 줄이면서도 성능과 전력 효율을 동시에 개선할 수 있습니다.
나노시트 폭 조절이라는 추가 장점
GAA의 또 다른 강점은 나노시트의 폭을 자유롭게 조절할 수 있다는 점입니다. 이를 통해 같은 공정 안에서도 고성능이 필요한 회로와 저전력이 필요한 회로에 서로 다른 폭의 트랜지스터를 적용할 수 있어, 설계 유연성이 핀펫보다 크게 향상됩니다.
삼성전자 vs TSMC, GAA 도입 경쟁
삼성전자는 3나노 공정부터 GAA(MBCFET) 구조를 세계 최초로 양산에 적용했다고 밝히며 기술 리더십을 강조해왔습니다. 반면 TSMC는 3나노까지는 안정성이 검증된 핀펫을 유지하고, 2나노 공정부터 GAA를 도입하는 보수적 전략을 택했습니다. 이 전략 차이는 이후 3나노 파운드리 전쟁 글에서 다룬 수율 경쟁과도 직결되는 부분입니다.
마치며
GAA는 무어의 법칙이 물리적 한계에 다가서는 상황에서 트랜지스터가 계속 진화할 수 있는 발판을 마련한 구조입니다. 다음 글에서는 이렇게 완성된 미세 회로를 실제 파운드리 경쟁 구도 속에서, 삼성전자와 TSMC의 3나노 경쟁을 더 자세히 비교해보겠습니다.
Leave a Reply